신채호 표준연 박사팀, '임계 거칠기' 개념 최초 정의
"반도체 품질·생산성 올릴 것···국제 표준 용어 등재 기대"

반도체 제작 중 발생하는 '누설전류'를 예측하는 새로운 공정 기준이 탄생했다.
한국표준과학연구원(원장 박상열)은 신채호 나노구조측정센터 박사팀이 다층 반도체의 '임계 거칠기(Critical Roughness)'를 정의했다고 4일 밝혔다. 
임계 거칠기란, 반도체 초박막 하부층의 거친 정도가 상부층에 영향을 주기 시작하는 지점을 뜻한다. 

반도체는 제한된 2차원 공간에 여러 박막을 쌓는 다층 구조로 진화해 초고속·대용량 기능을 갖추게 됐다. 지금까지 반도체 공정에서는 불량을 파악하기 위해 반도체 두께만 측정했다. 그러나 박막층 사이에서 발생하는 누설전류와 같은 품질문제는 두께만으로 파악할 수 없었다.

신채호 박사는 박막 두께가 아닌 표면에 초점을 맞췄다. 연구팀은 실험을 통해 박막 하부층(실리콘)의 거친 정도가 일정 수준을 넘었을 때 상부층(하프늄)에 영향을 미쳐 누설전류가 발생한다는 사실을 밝혔다. 두 층의 거칠기 상관관계를 증명하는 데는 '거칠기 스케일링' 방법이 사용됐다.

연구팀은 임계 거칠기를 산업 현장에서도 검증했다. 미국 브루커(BRUKER) 회사가 반도체 생산에 이용하는 '원자힘현미경'에 신 개념을 적용한 결과, 임계 거칠기를 반도체 품질관리 기준으로 쓸 수 있음이 확인됐다. 

a) 거칠기 스케일링 방식으로 통제된 실리콘 표면(하부층)의 거칠기와 하프늄 산화막(상부층)의 영향성을 나타내는 원자력현미경 이미지, b) a)의 결과로 정의한 임계 거칠기 그래프, c) 임계 거칠기의 효용성을 증명하는 반도체 소자의 누설 전류 그래프. <그림=신채호 박사 제공>
a) 거칠기 스케일링 방식으로 통제된 실리콘 표면(하부층)의 거칠기와 하프늄 산화막(상부층)의 영향성을 나타내는 원자력현미경 이미지, b) a)의 결과로 정의한 임계 거칠기 그래프, c) 임계 거칠기의 효용성을 증명하는 반도체 소자의 누설 전류 그래프. <그림=신채호 박사 제공>
신 박사는 "최근 저잡음 원자힘현미경을 개발해 반도체의 수직 패턴 임계 치수(CD)를 측정하는 등 고도 역량을 확보한 덕에 이번 성과를 이룰 수 있었다"며 "표준연에서 임계 거칠기의 측정 기준과 결과를 반도체 업체에 제공해 품질과 생산성을 크게 올리는 데 도움을 줄 수 있을 것"이라고 말했다. 

연구팀은 임계 거칠기가 국제 표준화 기구(ISO)가 보급하는 국제 표준 용어로 등재될 가능성도 있다고 내다봤다. 이번 연구에 김정환 한국기초과학지원연구원 박사팀이 협력했으며, 연구내용은 사이언티픽 리포트(Scientific Reports)와 울트라마이크로스코피(Ultramicroscopy)에 실렸다.

저작권자 © 헬로디디 무단전재 및 재배포 금지